SPARC: Разлика между версии
Изтрито е съдържание Добавено е съдържание
мРедакция без резюме |
+ш експерт; форматиране: 35x кавички, 15x тире-числа, 5x тире, 3x заглавие-стил, 3x нов ред, 403 интервала, А|АБ (ползвайки Advisor) |
||
Ред 1:
{{експерт}}
{{превод}}
{{Хардуер
Line 16 ⟶ 17:
| gpr = 31 (G0 = 0; non-global registers use [[register window]]s)
| fpr = 32 (usable as 32 single-precision, 32 double-precision, or 16 quad-precision)
|Битове=64-bit (32 → 64)|Отворен хардуер=Да, без заплащане на роялти.}}'''SPARC''' ('''S'''calable '''P'''rocessor '''ARC'''hitecture) – е [[РИСК архитектура|RISC]] командна архитектура (instruction set architecture
„SPARC“ е регистрирана [[търговска марка]] на „SPARC International, Inc.“, организация основана през 1989 г., за да представи „SPARC“ архитектурата, да отговаря за търговската марка „SPARC“ и да извършва [[изпитателни тестове]]. Оригиналната [[32-битова]] „SPARC“ архитектура първоначално била конструирана и използвана в „[[Sun-4]]“ работна станция и сървърна система, заменила предишната
„SPARC International“ е създадена с цел „SPARC“ архитектурата да се разработва като
През март, 2006 г., Sun Microsystems оповестяват като „свободен хардуер“ цялостния дизайн и техническа спецификация на техния микропроцесор UltraSPARC T1 под името OpenSPARC T1. През 2007 г. е публикувана като „свободен хардуер“ и техническата спецификация на следващия модел от серията микропроцесори, UltraSPARC T2, под името OpenSPARC T2. Публикацията включва не само дизайнерския изходен код на процесорите, но и инструменти за симулация, изходен код за монитори на виртуални машини и други полезни инструменти.
Най-актуални варианти на СПАРК процесорите са
== Характеристики ==
SPARC архитектурата бива силно повлияна от процесорните дизайни [[РИСК архитектура|RISC]](I и II). Първоначалните RISC дизайни са включвали колкото може по-малко характеристики, с цел да изпълняват инструкции със скорост една инструкция за тактов сигнал. Това ги прави много сходни с [[MIPS архитектурата]], като например липсата на инструкции за умножение и деление.
SPARC процесорите обикновенно съдържат 160 [[Регистър (компютър)|регистъра]] за общо предназначение. Само 32 регистъра обаче са видими за софтуера – 8 от тях се използват за глобални регистри, а другите 24 образуват [[Стек (структура от данни)|стек]] от регистри. Тези 24 регистри образуват така нарачения ‘’прозорец от регистри’’, който при операции на извикване и връщане се движи по стека от регистри. Всеки прозорец има 8 локални и 8 съседни регистри. Съседните регистри се използват за подаване на параметри и връщане на стойности. Локалните регистри се използват за запазване на локални стойности, докато има извикване на функции.
От името СПАРК (англ. „SPARC“) буквата “S“ е съкращение от „Scalable“ (бълг. „мащабируем“). Това е така, защото SPARC спецификацията позволява имплементация, както на малки вградени процесори, така и на големи сървърни процесори, всички споделящи едно и също ядро с набор от инструкции. Един от архитектурните параметри, който може да намаля или да се увеличава, е броя на „прозорците от регистри“. Този брой може да варира от 3 до 32. Например при избор на 32 броя, ще се получи максимална ефективност на [[Стек на извикване|стека]], а при избор на 3 броя ще се намали, както цената, така и сложността на дизайна.
Архитектурата е преминала през множество видоизменения. Във версия 8 са имплементирани инсктрукции за умножение и деление. През 1994-та година е публикувана 64-битовата архитектура (за адреси и данни) към версия 9 на SPARC спецификацията.
При
Характерна е употребата на [[Таг (метаданни)|тагове]] (маркери) при инструкциите за умножение и деление, като по този начин се проверява дали крайните битове на двете операнди са нула. Ако това условие е неистина, докладва се
[[Порядък
== История ==
SPARC архитектурата е изградена на основата на три версии. Първата публикувана версия е 32-битовата
През 2002 г. е издадена съвместно разработената от Fujitsu и Sun
В края на 2003 г. е реализиран JPS2
В началото на 2006, Sun лансират разширена спецификация за изграждане на компютърните системи –
* VIS 1 и VIS 2 набор от инструкции и разширения и асоцииран GSR-регистър
* множество от нива, контролирани от GL-регистър
Line 56 ⟶ 57:
* привилегированите инструкции ALLCLEAN, OTHERW, NORMALW, и INVALW
* и др.
През 2007 г. Sun лансират актуализирана спецификация, "UltraSPARC Architecture 2007", на чиято основа е изграден UltraSPARC T2 микропроцесора.▼
▲През 2007 г. Sun лансират актуализирана спецификация,
През
През октомври, 2015 г., Oracle лансират „SPARC M7“ – първият процесор базиран на новата „Oracle SPARC Architecture 2015“ спецификация. Тази версия включва VIS 4 набор от инструкции и разширения.
SPARC архитектурата предлага непрекъсната приложимост на двоичната съвместимост от първия "SPARC V7" до "SUN UltraSPARC Architecture".▼
▲SPARC архитектурата предлага непрекъсната приложимост на двоичната съвместимост от първия
Сред различните имплементации на SPARC, SUPERSPARC и UltraSPARC-I на Sun са най-известни и бяха използвани като референтни системи за SPEC CPU95 и CPU2000. 296 MHz UltraSPARC-II е референтна система за SPEC CPU2006.
Line 69 ⟶ 71:
[[Afara Websystems]], [[Bipolar Integrated Technology (BIT)]], [[C-Cube]], [[Cypress Semiconductor]], Fujitsu and Fujitsu Microelectronics, [[HAL Computer Systems]], [[Hyundai,]] [[LSI Logic]], [[Magnum Semiconductor]], [[Meiko Scientific]], [[Metaflow Technologies]], [[Prisma]], [[Ross Technology]], [[Parsé Semiconductor Co.]], [[Scientific Atlanta]], [[Solbourne Computer,]] [[Weitek]].{{reflist|group=Имплементации на SPARC микропроцесорите}}
== Имплементации на SPARC миркропроцесори ==▼
▲== Имплементации на SPARC миркропроцесори ==
Следната таблица съдържа характеристики на някои SPARC процесори: честота (мегахерца), версия на архитектурата, година на производство, брой нишки (брой нишки умножени по броя на ядрата), технология процесор (нанометри), брой транзистори (милиони), размер на полупроводника (квадратни милиметри), брой [[Вход-изход|входно/изходни]] пинове, разсейвана мощност (ватове), волтаж, размер на кеш-паметта, инструкции, L2 и L3 (kibibytes).
{| class="wikitable sortable"
|- style="vertical-align: top; font-size: 85%;"
!
!
! abbr="Frequency"
! abbr="Architecture"
!
на
производство
! abbr="Threads" | Брой нишки
! abbr="Process"
процесор
(nm)
! abbr="Transistors"
! abbr="Size"
на полупроводника (mm²)
!
! abbr="Power"
! abbr="Voltage"
! abbr="Data cache"
(KiB)
! abbr="Instruction cache" | L1 кеш (KiB)
! abbr="L2 Cache"
(KiB)
! abbr="L3 Cache"
(KiB)
|-
Line 105 ⟶ 107:
|(различни), включително
[[MB86900]]
|14.28–40||V7||
|-
![[microSPARC]] I (Tsunami)
Line 113 ⟶ 115:
![[SuperSPARC]] I (Viking)
|TI TMX390Z50 / Sun STP1020
|33–60||V8||1992||1×1=1||800||3.1||--||293||14.3||5||16||20||
|-
![[SPARClite]]
|Fujitsu MB8683x
|66–108||V8E||1992||1×1=1||--||--||--||144, 176||--||2.5/3.3–5.0 V, 2.
|-
![[hyperSPARC]] (Colorado 1)
|Ross RT620A
|40–90||V8||1993||1×1=1||500||1.5||--||--||--||5?||0||8||
|-
!microSPARC II (Swift)
Line 129 ⟶ 131:
!hyperSPARC (Colorado 2)
|Ross RT620B
|90–125||V8||1994||1×1=1||400||1.5||--||--||--||3.3||0||8||
|-
!SuperSPARC II (Voyager)
|Sun STP1021
|75–90||V8||1994||1×1=1||800||3.1||299||--||16||--||16||20||
|-
!hyperSPARC (Colorado 3)
|Ross RT620C
|125–166||V8||1995||1×1=1||350||1.5||--||--||--||3.3||0||8||
|-
![[TurboSPARC]]
Line 145 ⟶ 147:
![[UltraSPARC]] (Spitfire)
|Sun STP1030
|143–167||V9||1995||1×1=1||470||3.8||315||521||30||3.3||16||16||
|-
!UltraSPARC (Hornet)
|Sun STP1030
|200||V9||1998||1×1=1||420||5.2||265||521||--||3.3||16||16||
|-
!hyperSPARC (Colorado 4)
Line 185 ⟶ 187:
![[UltraSPARC IIe]] (Hummingbird)
|Sun SME1701
|400–500||V9||1999||1×1=1||180 Al||--||--||370||13||1.
|-
!UltraSPARC IIi (IIe+) (Phantom)
Line 255 ⟶ 257:
|2400–2880||JPS2||2008||2×4=8||65||600||445||--||150||--||64×4||64×4||6144||--
|-
!UltraSPARC
|Sun SME1832
|2300||????||canceled||2×16=32||65||?||396||2326||?||?||32||32||2048||?
Line 273 ⟶ 275:
![[SPARC64 VII+]] (Jupiter-E <small>''or''</small> M3)
|Fujitsu
|
|-
![[LEON|LEON4]]
|[[Aeroflex|Aeroflex Gaisler]]
|
|-
![[MCST-R1000|R1000]]
Line 285 ⟶ 287:
![[SPARC T4]] (Yosemite Falls)
|Oracle
|
|-
![[SPARC64 VI#SPARC64 IXfx|SPARC64 IXfx]]
Line 309 ⟶ 311:
![[SPARC64 X+]] (Athena+)
|Fujitsu
|
|-
![[SPARC64 VI#SPARC64 XIfx|SPARC64 XIfx]]
Line 323 ⟶ 325:
|?||????||2016||8×8=64||20||????||?||?||?||?||16×8||16×8||256×2+256×4||8192
|-
!
!
! abbr="Frequency"
! abbr="Architecture"
!
на
производство
! abbr="Threads" | Брой нишки
! abbr="Process"
процесор
(nm)
! abbr="Transistors"
! abbr="Size"
на полупроводника (mm²)
!
! abbr="Power"
! abbr="Voltage"
! abbr="Data cache"
(KiB)
! abbr="Instruction cache" | L1 кеш (KiB)
! abbr="L2 Cache"
(KiB)
! abbr="L3 Cache"
(KiB)
|}
== Поддръжка на операционни системи ==▼
Машините на SPARC най-често са използвали SunOS, Solaris, OpenSolaris на Sun, но и други операционни системи като NeXTSTEP,RTEMS, FreeBSD, OpenBSD, NetBSD, Linux.
▲==Поддръжка на операционни системи==
▲Машините на SPARC най-често са използвали SunOS, Solaris, OpenSolaris на Sun, но и други операционни системи като NeXTSTEP,RTEMS, FreeBSD, OpenBSD, NetBSD, Linux.
През 1993 г. Integraph обявяват порт за Windows NT в архитектурата на SPARC, но впоследствие проектът е прекратен.
През октомври, 2015 г., Oracle обявяват
== Външни препратки ==
|